Changeset 5184


Ignore:
Timestamp:
Mar 1, 2010, 9:16:38 PM (5 years ago)
Author:
uwe
Message:

Whitespace changes to make s2912_fam10/ms9652_fam10 more similar.

Also, fix another typo in the ms9652 board name.

Signed-off-by: Uwe Hermann <uwe@…>
Acked-by: Uwe Hermann <uwe@…>

Location:
trunk/src/mainboard
Files:
8 edited

Legend:

Unmodified
Added
Removed
  • trunk/src/mainboard/msi/ms9652_fam10/Kconfig

    r5182 r5184  
    135135config MAINBOARD_PART_NUMBER
    136136        string
    137         default "MS-9252"
     137        default "MS-9652"
    138138        depends on BOARD_MSI_MS9652_FAM10
    139139
  • trunk/src/mainboard/msi/ms9652_fam10/resourcemap.c

    r5180 r5184  
    162162                 * [ 7: 4] Reserved
    163163                 * [31: 8] Memory-Mapped I/O Base Address i (39-16)
    164                  *         This field defines the upper address bits of a 40bit address 
     164                 *         This field defines the upper address bits of a 40bit address
    165165                 *         that defines the start of memory-mapped I/O region i
    166166                 */
     
    219219                 * [ 4: 4] VGA Enable
    220220                 *         0 = VGA matches Disabled
    221                  *         1 = matches all address < 64K and where A[9:0] is in the 
     221                 *         1 = matches all address < 64K and where A[9:0] is in the
    222222                 *             range 3B0-3BB or 3C0-3DF independen of the base & limit registers
    223223                 * [ 5: 5] ISA Enable
     
    227227                 * [11: 6] Reserved
    228228                 * [24:12] PCI I/O Base i
    229                  *         This field defines the start of PCI I/O region n 
     229                 *         This field defines the start of PCI I/O region n
    230230                 * [31:25] Reserved
    231231                 */
  • trunk/src/mainboard/msi/ms9652_fam10/romstage.c

    r5180 r5184  
    5151#include "pc80/serial.c"
    5252
    53  static void post_code(u8 value) {
    54         outb(value, 0x80);
    55  }
     53static void post_code(u8 value) {
     54        outb(value, 0x80);
     55}
    5656
    5757#if CONFIG_USE_FAILOVER_IMAGE==0
     
    154154static void sio_setup(void)
    155155{
    156 
    157         unsigned value;
    158         uint32_t dword;
    159         uint8_t byte;
    160 
    161         byte = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b);
    162         byte |= 0x20;
    163         pci_write_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b, byte);
    164 
    165         dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0);
    166         dword |= (1<<0);
    167         pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0, dword);
    168 
    169 
     156        unsigned value;
     157        uint32_t dword;
     158        uint8_t byte;
     159
     160        byte = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b);
     161        byte |= 0x20;
     162        pci_write_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b, byte);
     163
     164        dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0);
     165        dword |= (1<<0);
     166        pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0, dword);
    170167}
    171168
     
    282279
    283280        val = cpuid_eax(1);
    284         printk_debug("BSP Family_Model: %08x \n", val);
     281        printk_debug("BSP Family_Model: %08x\n", val);
    285282        printk_debug("*sysinfo range: ["); print_debug_hex32((u32)sysinfo); print_debug(","); print_debug_hex32((u32)sysinfo+sizeof(struct sys_info)); print_debug("]\n");
    286         printk_debug("bsp_apicid = %02x \n", bsp_apicid);
    287         printk_debug("cpu_init_detectedx = %08x \n", cpu_init_detectedx);
     283        printk_debug("bsp_apicid = %02x\n", bsp_apicid);
     284        printk_debug("cpu_init_detectedx = %08x\n", cpu_init_detectedx);
    288285
    289286        /* Setup sysinfo defaults */
     
    301298        /* Setup nodes PCI space and start core 0 AP init. */
    302299        finalize_node_setup(sysinfo);
    303         printk_debug("finalize_node_setup done \n");
     300        printk_debug("finalize_node_setup done\n");
    304301
    305302        /* Setup any mainboard PCI settings etc. */
    306         printk_debug("setup_mb_resource_map begin \n");
     303        printk_debug("setup_mb_resource_map begin\n");
    307304        setup_mb_resource_map();
    308         printk_debug("setup_mb_resource_map end \n");
     305        printk_debug("setup_mb_resource_map end\n");
    309306        post_code(0x36);
    310307
     
    330327#if FAM10_SET_FIDVID == 1
    331328        msr = rdmsr(0xc0010071);
    332         printk_debug("\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x \n", msr.hi, msr.lo);
     329        printk_debug("\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
    333330
    334331        /* FIXME: The sb fid change may survive the warm reset and only
     
    348345        /* show final fid and vid */
    349346        msr=rdmsr(0xc0010071);
    350         printk_debug("End FIDVIDMSR 0xc0010071 0x%08x 0x%08x \n", msr.hi, msr.lo);
     347        printk_debug("End FIDVIDMSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
    351348#endif
    352349
  • trunk/src/mainboard/msi/ms9652_fam10/spd_addr.h

    r5180 r5184  
    2020/**
    2121 * This file defines the SPD addresses for the mainboard. Must be included in
    22  * cache_as_ram_auto.c
     22 * romstage.c
    2323 */
    2424
  • trunk/src/mainboard/tyan/s2912_fam10/Kconfig

    r5176 r5184  
    2828        default 0xc4000
    2929        depends on BOARD_TYAN_S2912_FAM10
    30        
     30
    3131config DCACHE_RAM_SIZE
    3232        hex
     
    4040
    4141config APIC_ID_OFFSET
    42         hex     
     42        hex
    4343        default 0
    4444        depends on BOARD_TYAN_S2912_FAM10
     
    6666config LB_CKS_LOC
    6767        int
    68         default 123
     68        default 123
    6969        depends on BOARD_TYAN_S2912_FAM10
    7070
     
    7676config PCI_64BIT_PREF_MEM
    7777        bool
    78         default n
     78        default n
    7979        depends on BOARD_TYAN_S2912_FAM10
    8080
     
    105105
    106106config HW_MEM_HOLE_SIZE_AUTO_INC
    107         bool   
     107        bool
    108108        default n
    109109        depends on BOARD_TYAN_S2912_FAM10
     
    115115
    116116config HT_CHAIN_END_UNITID_BASE
    117         hex     
     117        hex
    118118        default 0x20
    119119        depends on BOARD_TYAN_S2912_FAM10
     
    125125
    126126config SERIAL_CPU_INIT
    127         bool   
     127        bool
    128128        default n
    129129        depends on BOARD_TYAN_S2912_FAM10
    130130
    131131config WAIT_BEFORE_CPUS_INIT
    132         bool   
     132        bool
    133133        default n
    134134        depends on BOARD_TYAN_S2912_FAM10
  • trunk/src/mainboard/tyan/s2912_fam10/get_bus_conf.c

    r3638 r5184  
    6969void get_bus_conf(void)
    7070{
    71 
    7271        unsigned apicid_base;
    7372        struct mb_sysconf_t *m;
     
    135134#endif
    136135        m->apicid_mcp55 = apicid_base+0;
    137 
    138136}
  • trunk/src/mainboard/tyan/s2912_fam10/mptable.c

    r3835 r5184  
    101101        }
    102102
    103                    /*I/O Ints:  Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
     103                        /*I/O Ints:     Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
    104104        smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_mcp55, 0x0);
    105105        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_mcp55, 0x1);
  • trunk/src/mainboard/tyan/s2912_fam10/romstage.c

    r5092 r5184  
    151151#include "northbridge/amd/amdfam10/early_ht.c"
    152152
    153 
    154153static void sio_setup(void)
    155154{
    156 
    157155        unsigned value;
    158156        uint32_t dword;
     
    279277
    280278        val = cpuid_eax(1);
    281         printk_debug("BSP Family_Model: %08x \n", val);
     279        printk_debug("BSP Family_Model: %08x\n", val);
    282280        printk_debug("*sysinfo range: ["); print_debug_hex32((u32)sysinfo); print_debug(","); print_debug_hex32((u32)sysinfo+sizeof(struct sys_info)); print_debug("]\n");
    283         printk_debug("bsp_apicid = %02x \n", bsp_apicid);
    284         printk_debug("cpu_init_detectedx = %08x \n", cpu_init_detectedx);
     281        printk_debug("bsp_apicid = %02x\n", bsp_apicid);
     282        printk_debug("cpu_init_detectedx = %08x\n", cpu_init_detectedx);
    285283
    286284        /* Setup sysinfo defaults */
     
    323321#if FAM10_SET_FIDVID == 1
    324322        msr = rdmsr(0xc0010071);
    325         printk_debug("\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x \n", msr.hi, msr.lo);
     323        printk_debug("\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
    326324
    327325        /* FIXME: The sb fid change may survive the warm reset and only
     
    341339        /* show final fid and vid */
    342340        msr=rdmsr(0xc0010071);
    343         printk_debug("End FIDVIDMSR 0xc0010071 0x%08x 0x%08x \n", msr.hi, msr.lo);
     341        printk_debug("End FIDVIDMSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
    344342#endif
    345343
Note: See TracChangeset for help on using the changeset viewer.